(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-257128

(43)公開日 平成5年(1993)10月8日


技術表示を 審査請求 未請求 請求項の数 1 (全 26]	F I	庁内整理番号 9225-2K 9224-2K 7820-2K 7811-2K 9018-2K	的配号 B 5 5 0	3 35	1/1333 5/04 1/133 1/1335 1/136	
000005108 株式会社日立製作所	(71)出顧人		-53479	特願平		(21)出願番号
東京都千代田区神田駿河台四丁目 6番地]12日	E(1992) 3 F	平成4		(22)出題日
流石 真澄 千葉県茂原市早野3300番地 株式会社日 製作所茂原工場内	(72)発明者					
弁理士 中村 純之助 (外1名)	(74)代理人					
÷ 4						

(54) 【発明の名称】 液晶表示装置

(57)【要約】

【目的】液晶表示装置の組み立て後、液晶表示部と光拡 散板との間の異物の侵入を防止できる液晶表示装置を提供する。

【構成】液晶表示パネル(PNL)と光拡散板(SPB)を上下に重ねて収納する枠体(MFR)を有し、かつ、液晶表示パネル(PNL)と光拡散板(SPB)との間が密閉されている。



【特許請求の範囲】

【請求項1】液晶表示部と光拡散板を上下に重ねて収納 する枠体を有し、かつ、前記液晶表示部と前記光拡散板 との間が密閉されていることを特徴とする液晶表示装 置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、液晶表示装置に係り、 特に、薄膜トランジスタ等を使用したアクティブ・マト リクス方式の液晶表示装置に関する。

[0002]

【従来の技術】アクティブ・マトリクス方式の液晶表示 装置は、マトリクス状に配列された複数の画素電極のそれぞれに対応して非線形素子(スイッチング素子)を設けたものである。各画素における液晶は理論的には常時駆動(デューティ比 1.0)されているので、時分割駆動方式を採用している、いわゆる単純マトリクス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジ 20 スタ(TFT)がある。

【0003】液晶表示部(液晶表示パネル)は、液晶層を基準として下部透明ガラス基板上に薄膜トランジスタ、透明画素電極、薄膜トランジスタの保護膜、液晶分子の向きを設定するための下部配向膜が順次設けられた下部基板と、上部透明ガラス基板上にブラックマトリクス、カラーフィルタ、カラーフィルタの保護膜、共通透明画素電極、上部配向膜が順次設けられた上部基板とを互いの配向膜が向き合うように重ね合わせ、基板の縁周囲に配置したシール材によって両基板を接着すると共に30両基板間に液晶を封止する。なお、下部基板側にはバックライトが配置される。

【0004】なお、薄膜トランジスタを使用したアクティブ・マトリクス方式の液晶表示装置は、例えば特開昭63-309921号公報や、「冗長構成を採用した12.5型アクティブ・マトリクス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193~210、1986年12月15日、日経マグロウヒル社発行、で知られている。【0005】

【発明が解決しようとする課題】液晶表示部の下にはバ 40 ックライトが配置されているが、バックライトの光を拡散させ、液晶表示部に均一に照射させるために、液晶表示部とバックライトとの間に光拡散板が配置されている。従来の装置では、液晶表示部と光拡散板との間に何の部材も介さず、光拡散板の上に液晶表示素子を載せただけの構造となっていた。また、拡散板の代わりに、ポリエステル樹脂等から成る光拡散シートを液晶表示部の下面に貼り付けた装置もある。

【0006】上記従来装置のうち、光拡散板を用いたものは、液晶表示装置を組み立てた後、液晶表示部と光拡 50

散板との間に何らかの原因により異物が侵入することがあり、異物が存在する状態で液晶表示部を点燈させると、異物の存在が非常に目立つという問題があった。

2

【0007】また、光拡散シートを用いたものは、透明 粘着剤を用いて光拡散シートを液晶表示部に貼り付ける 構造なので、液晶表示部と光拡散シートとの間の異物の 侵入は防止できるが、光拡散シートの下側に異物が存在 した場合、光拡散シートは薄いため、やはり異物の存在 が非常に目立つという問題があった。

10 【0008】本発明の目的は、液晶表示装置の組み立て 後、液晶表示部と光拡散板との間の異物の侵入を防止す ると共に、光拡散板の下の異物の存在も目立たない液晶 表示装置を提供することにある。

[0009]

【課題を解決するための手段】本発明の一実施例によれば、液晶表示部と光拡散板を上下に重ねて収納する枠体を有し、かつ、前記液晶表示部と前記光拡散板との間が密閉されている液晶表示装置が提供される。

[0010]

【作用】液晶表示部と光拡散板を上下に重ねて収納する 枠体を有し、かつ、液晶表示部と光拡散板との間が密閉 されているので、液晶表示装置の組み立て後、液晶表示 部と光拡散板との間の異物の侵入を防止できる。また、 光拡散板は厚いので、光拡散板下の異物の存在も目立た ない。

[0011]

【実施例】本発明、本発明の更に他の目的及び本発明の 更に他の特徴は図面を参照した以下の説明から明らかと なるであろう。

30 【0012】《アクティブ・マトリクス液晶表示装置》 以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0013】《マトリクス部の概要》図1はこの発明が 適用されるアクティブ・マトリクス方式カラー液晶表示 装置の一画素とその周辺を示す平面図、図2は図1の2 -2切断線における断面を示す図、図3は図1の3-3 切断線における断面図である。また、図4には図1に示 す画素を複数配置したときの平面図を示す。

【0014】図1に示すように、各画素は隣接する2本の走査信号線(ゲート信号線または水平信号線)GLと、隣接する2本の映像信号線(ドレイン信号線または垂直信号線)DLとの交差領域内(4本の信号線で囲まれた領域内)に配置されている。各画素は薄膜トランジスタTFT、透明画素電極ITO1および保持容量素子Caddを含む。走査信号線GLは列方向に延在し、行方向に複数本配置されている。映像信号線DLは行方向に延在し、列方向に複数本配置されている。

【0015】図2に示すように、液晶LCを基準に下部

透明ガラス基板SUB1側には薄膜トランジスタTFT および透明画素電極 I TO 1 が形成され、上部透明ガラ ス基板SUB2側にはカラーフィルタFIL、進光用ブ ラックマトリクスパターンBMが形成されている。下部 透明ガラス基板SUB1はたとえば1.1mm程度の厚さ で構成されている。また、透明ガラス基板SUB1、S UB2の両面にはディップ処理等によって形成された酸 化シリコン膜SIOが設けられている。このため、透明 ガラス基板SUB1、SUB2の表面に鋭い傷があった としても、鋭い傷を酸化シリコン膜SIOで覆うことが 10 できるので、その上にデポジットされる走査信号線G L、遮光膜BM等の膜質を均質に保つことができる。

【0016】上部透明ガラス基板SUB2の内側(液晶 LC側)の表面には、遮光膜BM、カラーフィルタFI L、保護膜PSV2、共通透明画素電極ITO2(CO M) および上部配向膜OR I 2が順次積層して設けられ ている。

【0017】 《マトリクス周辺の概要》 図16は上下の ガラス基板SUB1, SUB2を含む表示パネルPNL のマトリクス (AR) 周辺の要部平面を、図17はその 周辺部を更に誇張した平面を、図18は図16及び図1 7のパネル左上角部に対応するシール部SL付近の拡大 平面を示す図である。また、図19は図2の断面を中央 にして、左側に図18の19a-19a切断線における 断面を、右側に映像信号駆動回路が接続されるべき外部 接続端子DTM付近の断面を示す図である。同様に図2 0は、左側に走査回路が接続されるべき外部接続端子G TM付近の断面を、右側に外部接続端子が無いところの シール部付近の断面を示す図である。

【0018】このパネルの製造では、小さいサイズであ 30 ればスループット向上のため1枚のガラス基板で複数個 分のデバイスを同時に加工してから分割し、大きいサイ ズであれば製造設備の共用のためどの品種でも標準化さ れた大きさのガラス基板を加工してから各品種に合った サイズに小さくし、いずれの場合も一通りの工程を経て からガラスを切断する。図16~図18は後者の例を示 すもので、図16、図17の両図とも上下基板SUB 1, SUB2の切断後を、図18は切断前を表してお り、LNは両基板の切断前の縁を、CT1とCT2はそ れぞれ基板SUB1、SUB2の切断すべき位置を示 す。いずれの場合も、完成状態では外部接続端子群T g, Td (添字略) が存在する (図で上下辺と左辺の) 部分はそれらを露出するように上側基板SUB2の大き さが下側基板SUB1よりも内側に制限されている。 端 子群Tg,Tdはそれぞれ後述する走査回路接続用端子 GTM、映像信号回路接続用端子DTMとそれらの引出 配線部を集積回路チップCHIが搭載されたテープキャ リアパッケージTCP(図20、図21)の単位に複数 本まとめて名付けたものである。各群のマトリクス部か

くにつれ傾斜している。これは、パッケージTCPの配 列ピッチ及び各パッケージTCPにおける接続端子ピッ チに表示パネルPNLの端子DTM、GTMを合わせる ためである。

4

【0019】透明ガラス基板SUB1、SUB2の間に はその縁に沿って、液晶封入口INJを除き、液晶LC を封止するようにシールパターンSLが形成される。シ ール材は例えばエポキシ樹脂から成る。上部透明ガラス 基板SUB 2個の共通透明画素電板 ITO 2は、少なく とも一箇所において、本実施例ではパネルの4角で銀べ ースト材AGPによって下部透明ガラス基板SUB1側 に形成されたその引出配線 I NTに接続されている。こ の引出配線INTは後述するゲート端子GTM、ドレイ ン端子DTMと同一製造工程で形成される。

【0020】配向膜ORI1、ORI2、透明画素電極 ITO1、共通透明画素電極ITO2、それぞれの層 は、シールパターンSLの内側に形成される。偏光板P OL1、POL2はそれぞれ下部透明ガラス基板SUB 1、上部透明ガラス基板SUB2の外側の表面に形成さ れている。液晶LCは液晶分子の向きを設定する下部配 向膜ORI1と上部配向膜ORI2との間でシールパタ ーンSLで仕切られた領域に封入されている。下部配向 膜ORI1は下部透明ガラス基板SUB1側の保護膜P SV1の上部に形成される。

【0021】この液晶表示装置は、下部透明ガラス基板 SUB1側、上部透明ガラス基板SUB2側で別個に種 々の層を積み重ね、シールパターンSLを基板SUB2 側に形成し、下部透明ガラス基板SUB1と上部透明ガ ラス基板SUB2とを重ね合わせ、シール材SLの開口 部INJから液晶LCを注入し、注入口INJをエポキ シ樹脂などで封止し、上下基板を切断することによって 組み立てられる。

【OO22】《薄膜トランジスタTFT》 薄膜トランジ スタTFTは、ゲート電極GTに正のバイアスを印加す ると、ソースードレイン間のチャネル抵抗が小さくな り、バイアスを零にすると、チャネル抵抗は大きくなる ように動作する。

【0023】各画素の薄膜トランジスタTFTは、画素 内において2つ(複数)に分割され、薄膜トランジスタ (分割薄膜トランジスタ) TFT1およびTFT2で構 成されている。薄膜トランジスタTFT1、TFT2の それぞれは実質的に同一サイズ (チャネル長、チャネル 幅が同じ)で構成されている。この分割された薄膜トラ ンジスタTFT1、TFT2のそれぞれは、ゲート電極 GT、ゲート絶縁膜GI、i型(真性、intrinsic、導 電型決定不純物がドープされていない) 非晶質シリコン (Si)からなるi型半導体層AS、一対のソース電極 SD1、ドレイン電極SD2を有す。なお、ソース、ド レインは本来その間のバイアス極性によって決まるもの ら外部接続端子部に至るまでの引出配線は、両端に近づ 50 で、この液晶表示装置の回路ではその極性は動作中反転

するので、ソース、ドレインは動作中入れ替わると理解 されたい。しかし、以下の説明では、便宜上一方をソー ス、他方をドレインと固定して表現する。

【0024】《ゲート電極GT》ゲート電極GTは図5 (図1の第2導電膜g2およびi型半導体層ASのみを 描いた平面図)に示すように、走査信号線GLから垂直 方向(図1および図5において上方向)に突出する形状 で構成されている(T字形状に分岐されている)。ゲー ト電極GTは薄膜トランジスタTFT1、TFT2のそ れぞれの能動領域を越えるよう突出している。薄膜トラ 10 厚)で形成する。 ンジスタTFT1、TFT2のそれぞれのゲート電極G Tは、一体に (共通ゲート電極として) 構成されてお り、走査信号線GLに連続して形成されている。本例で は、ゲート電極GTは、単層の第2導電膜g2で形成さ れている。第2導電膜g2はたとえばスパッタで形成さ れたアルミニウム (A1) 膜を用い、1000~550 O A程度の膜厚で形成する。また、ゲート電極GT上に はA1の陽極酸化膜AOFが設けられている。

【0025】このゲート電極GTは図1、図2および図 5に示されているように、i型半導体層ASを完全に覆 20 うよう (下方からみて) それより大き目に形成される。 したがって、下部透明ガラス基板SUB1の下方に蛍光 灯等のバックライトBLを取り付けた場合、この不透明 なAlからなるゲート電極GTが影となって、i型半導 体層ASにはバックライト光が当たらず、光照射による 導電現象すなわち薄膜トランジスタTFTのオフ特性劣 化は起きにくくなる。なお、ゲート電極GTの本来の大 きさは、ソース電極SD1とドレイン電極SD2との間 をまたがるに最低限必要な(ゲート電極GTとソース電 極SD1、ドレイン電極SD2との位置合わせ余裕分も 含めて) 幅を持ち、チャネル幅Wを決めるその奥行き長 さはソース電極SD1とドレイン電極SD2との間の距 離(チャネル長)Lとの比、すなわち相互コンダクタン スguを決定するファクタW/Lをいくつにするかによっ て決められる。この液晶表示装置におけるゲート電極G Tの大きさはもちろん、上述した本来の大きさよりも大 きくされる。

【0026】《走査信号線GL》走査信号線GLは第2 導電膜g2で構成されている。この走査信号線GLの第 2導電膜g2はゲート電極GTの第2導電膜g2と同一 40 製造工程で形成され、かつ一体に構成されている。ま た、走査信号線GL上にもA1の陽極酸化膜AOFが設 けられている。

【0027】《絶縁膜GI》絶縁膜GIは薄膜トランジ スタTFT1、TFT2のそれぞれのゲート絶縁膜とし て使用される。絶縁膜G I はゲート電極GTおよび走査 信号線GLの上層に形成されている。絶縁膜GIはたと えばプラズマCVDで形成された窒化シリコン膜を用 い、1200~2700 Åの膜厚 (この液晶表示装置で

GIは図18に示すように、マトリクス部ARの全体を 囲むように形成され、周辺部は外部接続端子DTM、G TMを露出するよう除去されている。

6

【0028】《i型半導体層AS》i型半導体層AS は、図5に示すように、複数に分割された薄膜トランジ スタTFT1、TFT2のそれぞれのチャネル形成領域 として使用される。 i 型半導体層ASは非晶質シリコン 膜または多結晶シリコン膜で形成し、200~2200 **Åの膜厚(この液晶表示装置では、2000Å程度の膜**

【0029】このi型半導体層ASは、供給ガスの成分 を変えてSi3N4からなるゲート絶縁膜として使用され る絶縁膜G I の形成に連続して、同じプラズマC V D 装 置で、しかもそのプラズマCVD装置から外部に露出す ることなく形成される。また、オーミックコンタクト用 のリン (P) を2.5%ドープしたN(+)型半導体層d 0 (図2) も同様に連続して200~500 Åの膜厚 (この液晶表示装置では、300Å程度の膜厚)で形成 される。しかる後、下部透明ガラス基板SUB1はCV D装置から外に取り出され、写真処理技術によりN(+) 型半導体層d 0および i 型半導体層A Sは図1、図2お よび図5に示すように独立した島状にパターニングされ

【0030】i型半導体層ASは、図1および図5に示 すように、走査信号線GLと映像信号線DLとの交差部 (クロスオーバ部)の両者間にも設けられている。この 交差部のi型半導体層ASは交差部における走査信号線 GLと映像信号線DLとの短絡を低減する。

【0031】《透明画素電極ITO1》透明画素電極I TO1は液晶表示部の画素電極の一方を構成する。

【0032】透明画素電極 I TO 1は薄膜トランジスタ TFT1のソース電極SD1および薄膜トランジスタT FT2のソース電極SD1の両方に接続されている。こ のため、薄膜トランジスタTFT1、TFT2のうちの 1つに欠陥が発生しても、その欠陥が副作用をもたらす 場合はレーザ光等によって適切な箇所を切断し、そうで ない場合は他方の薄膜トランジスタが正常に動作してい るので放置すれば良い。なお、2つの薄膜トランジスタ TFT1、TFT2に同時に欠陥が発生することは稀で あり、このような冗長方式により点欠陥や線欠陥の確率 を極めて小さくすることができる。 透明画素電極ITO 1は第1導電膜d1によって構成されており、この第1 導電膜d1はスパッタリングで形成された透明導電膜 (Indium-Tin-Oxide ITO:ネサ膜)からなり、10 00~2000 Åの膜厚 (この液晶表示装置では、14 00Å程度の膜厚)で形成される。

【0033】 《ソース電極SD1、ドレイン電極SD 2》複数に分割された薄膜トランジスタTFT1、TF T2のそれぞれのソース電極SD1とドレイン電極SD は、2000Å程度の膜厚)で形成する。ゲート絶縁膜 50 2とは、図1、図2および図6(図1の第1~第3導電

膜d1~d3のみを描いた平面図) に示すように、i型 半導体層AS上にそれぞれ離隔して設けられている。

【0034】ソース電極SD1、ドレイン電極SD2の それぞれは、N(+)型半導体層d0に接触する下層側か ら、第2導電膜d2、第3導電膜d3を順次重ね合わせ て構成されている。ソース電板SD1の第2導電膜d2 および第3導電膜d3は、ドレイン電極SD2の第2導 電膜d2および第3導電膜d3と同一製造工程で形成さ ns.

【0035】第2導電膜d2はスパッタで形成したクロ 10 ム (Cr) 膜を用い、500~1000Åの膜厚 (この 液晶表示装置では、600Å程度の膜厚)で形成する。 Cr膜は膜厚を厚く形成するとストレスが大きくなるの で、2000Å程度の膜厚を越えない範囲で形成する。 Cr膜はN(+)型半導体層d0との接触が良好である。 Cr膜は後述する第3導電膜d3のA1がN(+)型半導 体層dOに拡散することを防止するいわゆるバリア層を 構成する。第2導電膜d2として、Cr膜の他に高融点 金属(Mo、Ti、Ta、W)膜、高融点金属シリサイ ド(MoSi2、TiSi2、TaSi2、WSi2)膜を 20 用いてもよい。

【0036】第3導電膜d3はA1のスパッタリングで 3000~5000Åの膜厚(この液晶表示装置では、 4000Å程度の膜厚)に形成される。A1膜はCr膜 に比べてストレスが小さく、厚い膜厚に形成することが 可能で、ソース電極SD1、ドレイン電極SD2および 映像信号線DLの抵抗値を低減するように構成されてい る。第3導電膜d3として純A1膜の他にシリコンや銅 (Cu)を添加物として含有させたA1膜を用いてもよ 61.

【0037】第2導電膜d2、第3導電膜d3を同じマ スクパターンでパターニングした後、同じマスクを用い て、あるいは第2導電膜d2、第3導電膜d3をマスク として、N(+)型半導体層d Oが除去される。つまり、 i型半導体層AS上に残っていたN(+)型半導体層dO は第2導電膜d2、第3導電膜d3以外の部分がセルフ アラインで除去される。このとき、N(+)型半導体層d 0はその厚さ分は全て除去されるようエッチングされる ので、i型半導体層ASも若干その表面部分がエッチン グされるが、その程度はエッチング時間で制御すればよ 40

【0038】ソース電極SD1は透明画素電極ITO1 に接続されている。ソース電極SD1は、i型半導体層 AS段差 (第2導電膜g2の膜厚、陽極酸化膜AOFの 膜厚、i型半導体層ASの膜厚およびN(+)型半導体層 d Oの膜厚を加算した膜厚に相当する段差) に沿って構 成されている。具体的には、ソース電極SD1は、i型 半導体層ASの段差に沿って形成された第2導電膜d2 と、この第2導電膜d2の上部に形成した第3導電膜d

d3は第2導電膜d2のCr膜がストレスの増大から厚 く形成できず、i型半導体層ASの段差形状を乗り越え られないので、このi型半導体層ASを乗り越えるため に構成されている。 つまり、 第3 導電膜 d 3 は厚く形成 することでステップカバレッジを向上している。 第3導 電膜d3は厚く形成できるので、ソース電極SD1の抵 抗値(ドレイン電極SD2や映像信号線DLについても 同様)の低減に大きく寄与している。

8

【0039】 《保護膜PSV1》 薄膜トランジスタTF Tおよび透明画素電極 I TO1上には保護膜PSV1が 設けられている。保護膜PSV1は主に薄膜トランジス タTFTを湿気等から保護するために形成されており、 透明性が高くしかも耐湿性の良いものを使用する。保護 膜PSV1はたとえばプラズマCVD装置で形成した酸 化シリコン膜や窒化シリコン膜で形成されており、1μ m程度の膜厚で形成する。

【0040】保護膜PSV1は図18に示すように、マ トリクス部ARの全体を囲むように形成され、周辺部は 外部接続端子DTM、GTMを露出するよう除去され、 また上基板側SUB2の共通電極COMを下側基板SU B1の外部接続端子接続用引出配線 INTに銀ペースト AGPで接続する部分も除去されている。保護膜PSV 1とゲート絶縁膜G I の厚さ関係に関しては、前者は保 護効果を考え厚くされ、後者はトランジスタの相互コン ダクタンスgmを薄くされる。従って図18に示すよう に、保護効果の高い保護膜PSV1は周辺部もできるだ け広い範囲に亘って保護するようゲート絶縁膜GIより も大きく形成されている。

【0041】《遮光膜BM》上部透明ガラス基板SUB 2側には、外部光 (図2では上方からの光) がチャネル 形成領域として使用されるi型半導体層ASに入射され ないように、遮光膜BMが設けられ、遮光膜BMは図7 のハッチングに示すようなパターンとされている。 な お、図7は図1におけるITO膜からなる第1導電膜d 1、カラーフィルタFILおよび遮光膜BMのみを描い た平面図である。連光膜BMは光に対する連蔽性が高い たとえばアルミニウム膜やクロム膜等で形成されてお り、この液晶表示装置ではクロム膜がスパッタリングで 1300Å程度の膜厚に形成される。

【0042】従って、薄膜トランジスタTFT1、TF T2のi型半導体層ASは上下にある遮光膜BMおよび 大き目のゲート電極GTによってサンドイッチにされ、 その部分は外部の自然光やバックライト光が当たらなく なる。 進光膜BMは図7のハッチング部分で示すよう に、画素の周囲に形成され、つまり遮光膜BMは格子状 に形成され (ブラックマトリクス)、この格子で1 画素 の有効表示領域が仕切られている。従って、各画素の輪 郭が連光膜BMによってはっきりとし、コントラストが 向上する。つまり、遮光膜BMはi型半導体層ASに対 3とで構成されている。ソース電極SD1の第3導電膜 50 する遮光とブラックマトリクスとの2つの機能をもつ。

【0043】また、透明画素電極 I TO 1のラビング方 向の根本側のエッジ部に対向する部分(図1右下部分) が遮光膜BMによって遮光されているから、上記部分に ドメインが発生したとしても、ドメインが見えないの で、表示特性が劣化することはない。

【0044】なお、バックライトを上部透明ガラス基板 SUB 2側に取り付け、下部透明ガラス基板SUB 1を 観察側 (外部露出側) とすることもできる。

【0045】 連光膜BMは周辺部にも図17に示すよう 状に複数の開口を設けた図7に示すマトリクス部のパタ ーンと連続して形成されている。周辺部の遮光膜BMは 図17~図20に示すように、シール部SLの外側に延 長され、パソコン等の実装機に起因する反射光等の漏れ 光がマトリクス部に入り込むのを防いでいる。他方、こ の遮光膜BMは基板SUB2の縁よりも約0.3~1. Omm程内側に留められ、基板SUB2の切断領域を避 けて形成されている。

【0046】《カラーフィルタFIL》 カラーフィルタ F I Lはアクリル樹脂等の樹脂材料で形成される染色基 材に染料を着色して構成されている。カラーフィルタF I Lは画素に対向する位置にストライプ状に形成され (図8)、染め分けられている(図8は図4の第1導電 膜膜d1、遮光膜BMおよびカラーフィルタFILのみ を描いたもので、B、R、Gの各カラーフィルターFI Lはそれぞれ、45°、135°、クロスのハッチを施 してある)。カラーフィルタFILは図7、9に示すよ うに透明画素電極ITO1の全てを覆うように大き目に 形成され、遮光膜BMはカラーフィルタFILおよび透 明画素電極ITO1のエッジ部分と重なるよう透明画素 30 電極ITO1の周縁部より内側に形成されている。

【0047】カラーフィルタFILは次のように形成す ることができる。まず、上部透明ガラス基板SUB2の 表面に染色基材を形成し、フォトリソグラフィ技術で赤 色フィルタ形成領域以外の染色基材を除去する。この 後、染色基材を赤色染料で染め、固着処理を施し、赤色 フィルタRを形成する。つぎに、同様な工程を施すこと によって、緑色フィルタG、青色フィルタBを順次形成 する。

【0048】 《保護膜PSV2》 保護膜PSV2はカラ ーフィルタFILを異なる色に染め分けた染料が液晶し Cに漏れることを防止するために設けられている。 保護 膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の 透明樹脂材料で形成されている。

【0049】《共通透明画素電極ITO2》共通透明画 素電極 I TO 2は、下部透明ガラス基板 SUB 1 側に画 素ごとに設けられた透明画素電極 ITO 1 に対向し、液 晶LCの光学的な状態は各画素電極ITO1と共通透明 画素電板 I TO2との間の電位差(電界)に応答して変

Vcomが印加されるように構成されている。本実施例で は、コモン電圧Vcomは映像信号線DLに印加されるロ ウレベルの駆動電圧V dminとハイレベルの駆動電圧V d■axとの中間電位に設定されるが、映像信号駆動回路 で使用される集積回路の電源電圧を約半分に低減したい 場合は、交流電圧を印加すれば良い。なお、共通透明画 素電極 I TO2の平面形状は図17、図18を参照され

10

【0050】 《ゲート端子部》 図9は表示マトリクスの に額縁状のパターンに形成され、そのパターンはドット 10 走査信号線GLからその外部接続端子GTMまでの接続 構造を示す図であり、(A)は平面であり(B)は (A) のB-B切断線における断面を示している。 な お、同図は図18下方付近に対応し、斜め配線の部分は 便宜状一直線状で表した。

> 【0051】AOは写真処理用のマスクパターン、言い 換えれば選択的陽極酸化のホトレジストパターンであ る。従って、このホトレジストは陽極酸化後除去され、 図に示すパターンAOは完成品としては残らないが、ゲ ート配線GLには断面図に示すように酸化膜AOFが選 択的に形成されるのでその軌跡が残る。平面図におい て、ホトレジストの境界線AOを基準にして左側はレジ ストで覆い陽極酸化をしない領域、右側はレジストから 露出され陽極酸化される領域である。陽極酸化されたA L層g2は表面にその酸化物A12O3膜AOFが形成さ れ下方の導電部は体積が減少する。勿論、陽極酸化はそ の導電部が残るように適切な時間、電圧などを設定して 行われる。マスクパターンAOは走査線GLに単一の直 線では交差せず、クランク状に折れ曲がって交差させて いる。

【0052】図中AL層g2は、判り易くするためハッ チを施してあるが、陽極化成されない領域は櫛状にパタ ーニングされている。これは、A 1 層の幅が広いと表面 にホイスカが発生するので、1本1本の幅は狭くし、そ れらを複数本並列に束ねた構成とすることにより、ホイ スカの発生を防ぎつつ、断線の確率や導電率の犠牲を最 低限に押さえる狙いである。従って、本例では櫛の根本 に相当する部分もマスクAOに沿ってずらしている。

【0053】ゲート端子GTMは酸化珪素SIO層と接 着性が良くA1等よりも耐電触性の高いCr層g1と、 更にその表面を保護し画素電極 I TO1と同レベル (同 層、同時形成)の透明導電層は1とで構成されている。 なお、ゲート絶縁膜G I 上及びその側面部に形成された 導電層d2及びd3は、 導電層d3やd2のエッチング 時ピンホール等が原因で導電層g2やg1が一緒にエッ チングされないようその領域をホトレジストで覆ってい た結果として残っているものである。又、ゲート絶縁膜 GIを乗り越えて右方向に延長されたITO層d1は同 様な対策を更に万全とさせたものである。

【0054】平面図において、ゲート絶縁膜G I はその 化する。この共通透明画素電極ITO2にはコモン電圧 50 境界線よりも右側に、保護膜PSV1もその境界線より

も右側に形成されており、左端に位置する端子部GTM はそれらから露出し外部回路との電気的接触ができるよ うになっている。図では、ゲート線GLとゲート端子の 一つの対のみが示されているが、実際はこのような対が 図18に示すように上下に複数本並べられ端子群Tg (図17、図18)が構成され、ゲート端子の左端は、 製造過程では、基板の切断領域CT1を越えて延長され 配線SHgによって短絡される。製造過程におけるこの ような短絡線SHgは陽極化成時の給電と、配向膜OR I 1のラビング時等の静電破壊防止に役立つ。

【0055】 《ドレイン端子DTM》 図10は映像信号 線DLからその外部接続端子DTMまでの接続を示す図 であり、(A) はその平面を示し、(B) は(A) のB -B切断線における断面を示す。なお、同図は図18右 上付近に対応し、図面の向きは便宜上変えてあるが右端 方向が基板SUB1の上端部(又は下端部)に該当す る。

【0056】TSTdは検査端子でありここには外部回 路は接続されないが、プローブ針等を接触できるよう配 線部より幅が広げられている。同様に、ドレイン端子D TMも外部回路との接続ができるよう配線部より幅が広 げられている。検査端子TSTdと外部接続ドレイン端 子DTMは上下方向に千鳥状に複数交互に配列され、検 査端子TSTdは図に示すとおり基板SUB1の端部に 到達することなく終端しているが、ドレイン端子DTM は、図18に示すように端子群Td (添字省略)を構成 し基板SUB1の切断線CT1を越えて更に延長され、 製造過程中は静電破壊防止のためその全てが互いに配線 SHdによって短絡される。検査端子TSTdが存在す る映像信号線DLのマトリクスを挟んで反対側にはドレ 30 イン接続端子が接続され、逆にドレイン接続端子DTM が存在する映像信号線DLのマトリクスを挟んで反対側 には検査端子が接続される。

【0057】ドレイン接続端子DTMは前述したゲート 端子GTMと同様な理由でCr層g1及びITO層d1 の2層で形成されており、ゲート絶縁膜G I を除去した 部分で映像信号線DLと接続されている。ゲート絶縁膜 GIの端部上に形成された半導体層ASはゲート絶縁膜 GIの縁をテーパ状にエッチングするためのものであ る。端子DTM上では外部回路との接続を行うため保護 40 膜PSV1は勿論のこと取り除かれている。AOは前述 した陽極酸化マスクでありその境界線はマトリクス全体 をを大きく囲むように形成され、図ではその境界線から 左側がマスクで覆われるが、この図で覆われない部分に は層g2が存在しないのでこのパターンは直接は関係し ない。

【0058】マトリクス部からドレイン端子部DTMま での引出配線は図19の(C)部にも示されるように、 ドレイン端子部DTMと同じレベルの層d1,g1のす ぐ上に映像信号線DLと同じレベルの層d2,d3がシ 50 陽極酸化膜AOFである。Cpixは透明画素電極ITO

ールパターンSLの途中まで積層された構造になってい るが、これは断線の確率を最小限に押さえ、電触し易い A1層d3を保護膜PSV1やシールパターンSLでで きるだけ保護する狙いである。

12

【0059】《保持容量素子Caddの構造》透明画素電 極 I TO1は、薄膜トランジスタTFTと接続される端 部と反対側の端部において、隣りの走査信号線GLと重 なるように形成されている。この重ね合わせは、図1、 図3からも明らかなように、透明画素電板 I TO1を一 10 方の電極PL2とし、隣りの走査信号線GLを他方の電 極PL1とする保持容量素子 (静電容量素子) Caddを 構成する。この保持容量素子Caddの誘電体膜は、薄膜 トランジスタTFTのゲート絶縁膜として使用される絶 縁膜G I および陽極酸化膜AOFで構成されている。

【0060】保持容量素子Caddは、図5からも明らか なように、走査信号線GLの第2導電膜g2の幅を広げ た部分に形成されている。なお、映像信号線DLと交差 する部分の第2導電膜g2は映像信号線DLとの短絡の 確率を小さくするため細くされている。

【0061】保持容量素子Caddの電極PL1の段差部 において透明画素電極 I TO1が断線しても、その段差 をまたがるように形成された第2導電膜d2および第3 導電膜d3で構成された島領域によってその不良は補償 される。

【0062】《表示装置全体等価回路》表示マトリクス 部の等価回路とその周辺回路の結線図を図11に示す。 同図は回路図ではあるが、実際の幾何学的配置に対応し て描かれている。ARは複数の画素を二次元状に配列し たマトリクス・アレイである。

【0063】図中、Xは映像信号線DLを意味し、添字・ G、BおよびRがそれぞれ緑、青および赤画素に対応し て付加されている。Yは走査信号線GLを意味し、添字 1, 2, 3, ···, endは走査タイミングの順序に従って 付加されている。

【0064】映像信号線X(添字省略)は交互に上側 (または奇数) 映像信号駆動回路 He、下側 (または偶 数)映像信号駆動回路Hoに接続されている。

【0065】走査信号線Y(添字省略)は垂直走査回路 Vに接続されている。

【0066】SUPは1つの電圧源から複数の分圧した 安定化された電圧源を得るための電源回路やホスト(上 位演算処理装置) からのCRT (陰極線管) 用の情報を TFT液晶表示装置用の情報に交換する回路を含む回路

【0067】《保持容量素子Caddの等価回路とその動 作》 図1に示される画素の等価回路を図12に示す。 図 12において、Cgsは薄膜トランジスタTFTのゲート 電極GTとソース電極SD1との間に形成される寄生容 量である。 寄生容量Cosの誘電体膜は絶縁膜G I および 1 (PIX)と共通透明画素電極ITO2 (COM)との間に形成される液晶容量である。液晶容量Cpixの誘電体膜は液晶LC、保護膜PSV1および配向膜ORI 1、ORI2である。Vlcは中点電位である。

【0068】保持容量素子Caddは、薄膜トランジスタ TFTがスイッチングするとき、中点電位(画素電極電 位)VIcに対するゲート電位変化 AVgの影響を低減す るように働く。この様子を式で表すと、次式のようにな る。

[0069]

ΔVIc={Css/(Cgs+Cadd+Cpix)}×ΔVg ここで、ΔVIcはΔVgによる中点電位の変化分を表わ す。この変化分ΔVIcは液晶LCに加わる直流成分の原 因となるが、保持容量Caddを大きくすればする程、そ の値を小さくすることができる。また、保持容量素子C addは放電時間を長くする作用もあり、薄膜トランジス タTFTがオフした後の映像情報を長く蓄積する。液晶 LCに印加される直流成分の低減は、液晶LCの寿命を 向上し、液晶表示画面の切り替え時に前の画像が残るい わゆる焼き付きを低減することができる。

【0070】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバラップ面積が増え、従って寄生容量C窓が大きくなり、中点電位VIcはゲート(走査)信号Vgの影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。

【0071】保持容量素子Caddの保持容量は、画素の 書込特性から、液晶容量Cpixに対して4~8倍(4・C 30 pix<Cadd<8・Cpix)、寄生容量Cssに対して8~3 2倍(8・Css<Cadd<32・Css)程度の値に設定する

【0072】《保持容量素子Cadd電極線の結線方法》 保持容量電極線としてのみ使用される初段の走査信号線 GL(Yo)は、図11に示すように、共通透明画素電 極ITO2(Vcon)と同じ電位にする。図18の例で は、初段の走査信号線は端子GTO、引出線INT、端 子DTO及び外部配線を通じて共通電極COMに短絡される。或いは、初段の保持容量電極線Yoは最終段の走 査信号線Yendに接続、Vcon以外の直流電位点(交流接 地点)に接続するかまたは垂直走査回路Vから1つ余分 に走査バルスYoを受けるように接続してもよい。

【0073】《外部回路との接続構造》図21は走査信号駆動回路Vや映像信号駆動回路He, Hoを構成する、集積回路チップCHIがフレキシブル配線基板(通称TAB、Tape Automated Bonding)に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、図22はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図で 50

ある。

【0074】同図において、TTBは集積回路CHIの入力端子・配線部であり、TTMは集積回路CHIの出力端子・配線部であり、例えばCuから成り、それぞれの内側の先端部(通称インナーリード)には集積回路CHIのボンディングパッドPADがいわゆるフェースダウンボンディング法により接続される。端子TTB、TTMの外側の先端部(通称アウターリード)はそれぞれ半導体集積回路チップCHIの入力及び出力に対応し、10半田付け等によりCRT/TFT変換回路・電源回路S

14

半田付け等によりCRT/TFT変換回路・電源回路SUPに、異方性導電膜ACFによって液晶表示パネルPNLに接続される。パッケージTCPは、その先端部がパネルPNL側の接続端子DTMを露出した保護膜PSV1を覆うようにパネルに接続されており、従って、外部接続端子DTM(GTM)は保護膜PSV1かパッケージTCPの少なくとも一方で覆われるので電触に対して強くなる。

【0075】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところ へつかないようにマスクするためのソルダレジスト膜である。シールパターンSLの外側の上下ガラス基板の隙間は洗浄後エボキシ樹脂EPX等により保護され、バッケージTCPと上側基板SUB2の間には更にシリコーン樹脂SILが充填され保護が多重化されている。

【0076】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図13~図15を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図2に示す画素部分、右側は図9に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Dを除き工程A~工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトレジストを除去した段階を示している。なお、写真処理とは本説明ではフォトレジストの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返しの説明は避ける。以下区分けした工程に従って、説明する。

【0077】工程A、図13

7059ガラス(商品名)からなる下部透明ガラス基板 SUB1の両面に酸化シリコン膜SIOをディップ処理 により設けたのち、500℃、60分間のベークを行な う。下部透明ガラス基板SUB1上に膜厚が1100Å のクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッチングする。それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化バッド(図示せず)を形成する。

【0078】工程B、図13

膜厚が2800ÅのAl-Pd、Al-Si、Al-S i-Ti、Al-Si-Cu等からなる第2導電膜g2 をスパッタリングにより設ける。写真処理後、リン酸と 硝酸と氷酢酸との混酸液で第2導電膜g2を選択的に工 ッチングする。

【0079】工程C、図13

写真処理後(前述した陽極酸化マスクA〇形成後)、3 %酒石酸をアンモニアによりPH6.25±0.05に調 整した溶液をエチレングリコール液で1:9に稀釈した 10 液からなる陽極酸化液中に基板SUB1を浸漬し、化成 電流密度が0.5mA/cm²になるように調整する(定 電流化成).次に所定のA 12O3 膜厚が得られるのに必 要な化成電圧125Vに達するまで陽極酸化を行う。そ の後この状態で数10分保持することが望ましい(定電 圧化成)。これは均一なAl2Oa膜を得る上で大事なこ とである。それによって、導電膜g2を陽極酸化され、 走査信号線GL、ゲート電極GTおよび電極PL1上に 膜厚が1800Åの陽極酸化膜AOFが形成される 工程D、図14

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が2000Aの窒化Si膜を設 け、プラズマCVD装置にシランガス、水素ガスを導入 して、膜厚が2000Åのi型非晶質Si膜を設けたの ち、プラズマCVD装置に水素ガス、ホスフィンガスを 導入して、膜厚が300ÅのN(+)型非晶質S i 膜を設 ける。

【0080】工程E、図14

写真処理後、ドライエッチングガスとしてSF₆、CC 14を使用してN(+)型非晶質Si膜、i型非晶質Si 膜を選択的にエッチングすることにより、i型半導体層 ASの島を形成する。

【0081】工程F、図14

写真処理後、ドライエッチングガスとしてSF6を使用 して、窒化Si膜を選択的にエッチングする。

【0082】 工程G、図15

膜厚が1400ÅのITO膜からなる第1導電膜d1を スパッタリングにより設ける。写真処理後、エッチング 液として塩酸と硝酸との混酸液で第1導電膜 d 1を選択 的にエッチングすることにより、ゲート端子GTM、ド 40 レイン端子DTMの最上層および透明画素電板ITO1 を形成する。

【0083】工程H、図15

膜厚が600ÅのCrからなる第2導電膜d2をスパッ タリングにより設け、さらに膜厚が4000AのA1-Pd、Al-Si、Al-Si-Ti、Al-Si-C u等からなる第3導電膜d3をスパッタリングにより設 ける。写真処理後、第3導電膜d3を工程Bと同様な液 でエッチングし、第2導電膜d2を工程Aと同様な液で エッチングし、映像信号線DL、ソース電極SD1、ド 50 に設けられた四角い固定用爪穴CLH(図27の各側面

レイン電極SD2を形成する。 つぎに、ドライエッチン グ装置にCC14、SF6を導入して、N(+)型非晶質S

i膜をエッチングすることにより、ソースとドレイン間 のN(+)型半導体層d0を選択的に除去する。

16

【0084】工程1、図15

プラズマCVD装置にアンモニアガス、シランガス、窒 素ガスを導入して、膜厚が1μmの窒化Si膜を設け る。写真処理後、ドライエッチングガスとしてSF6を 使用した写真触刻技術で窒化S i 膜を選択的にエッチン グすることによって、保護膜PSV1を形成する。

【0085】《液晶表示モジュールの全体構成》図23 は、液晶表示モジュールMDLの分解斜視図であり、各 構成部品の具体的な構成は図24~図39に示す。

【0086】SHDは金属板から成るシールドケース (=メタルフレーム)、LCWは液晶表示窓、PNLは 液晶表示パネル、SPBは光拡散板、MFRは中間フレ ーム、BLはバックライト、BLSはバックライト支持 体、LCAは下側ケースであり、図に示すような上下の 配置関係で各部材が積み重ねられてモジュールMDLが 組み立てられる。

【0087】モジュールMDLは、下側ケースLCA、 中間フレームMFR、シールドケースSHDの3種の保 持部材を有する。これらの3部材はそれぞれ略箱状を成 し、上記記載順に重箱式に積み重ねられ、シールドケー スSHDによって各部品を搭載した他の2部材を保持す る構成になっている。表示パネルPNLと光拡散板SP Bは一旦中間フレームMFR上に置くことができ、4本 のバックライト(冷陰極螢光管)BLを支持するバック ライト支持体BLSは下側ケースLCA上に一旦置くこ 30 とができる。従って、下側ケースLCAと中間フレーム MFRの2部材にそれぞれ必要な部品を実装しながらこ の2部材をひっくり返すことなく積み重ねて製造するこ とができるので、製造を容易に行うことができ、組立性 が良く、信頼性の高い装置を提供できる利点がある。こ れが本モジュールの1つの大きな特徴である。

【0088】以下、各部材について詳しく説明する。

【0089】《シールドケースSHD》 図24は、シー ルドケースSHDの上面、前側面、後側面、右側面、左 側面を示す図であり、図25は、シールドケースSHD を斜め上方からみたときの斜視図である。

【0090】シールドケース (メタルフレーム) SHD は、1枚の金属板をプレス加工技術により、打ち抜きや 折り曲げ加工により作製される。LCWは表示パネルP NLを視野に露出する開口を示し、以下表示窓と称す。 【0091】CLは中間フレームMFR固定用爪(全部 で19個)、FKは下側ケースLCA固定用フック(全 部で9個)であり、シールドケースSHDに一体に設け られている。図に示された状態の固定用爪C Lは組立て 時、それぞれ内側に折り曲げられて中間フレームMFR

図参照) に挿入される。これにより、シールドケースS HDが表示パネルPNL等を保持・収納する中間フレー ムMFRを保持し、両者がしっかりと固定される。固定 用フックFKは、それぞれ下側ケースLCAに設けた固 定用突起FKP(図34の各側面図参照)に嵌合され る。これにより、シールドケースSHDがバックライト BL、バックライト支持体BLS等を保持・収納する下 側ケースLCAを保持し、両者がしっかりと固定され る。なお、中間フレームMFRと下側ケースLCAとは 周縁部において嵌合し、また、シールドケースSHDは 10 中間フレームMFRに被覆・嵌合し、3部材は合体する ようになっている。また、表示パネルPNLの上面およ び下面の表示に影響を与えない四方の縁周囲には薄く細 長い長方形状のゴムスペーサ(ゴムクッション。図示省 略) が設けられている。上面側のゴムスペーサは、表示 パネルPNLとシールドケースSHDとの間に介在さ れ、下面側のゴムスペーサは、表示パネルPNLと中間 フレームMFR及び光拡散板SPBとの間に介在され る。これらのゴムスペーサの弾性を利用して、シールド ケースSHDを装置内部方向に押し込むことにより固定 用フックFKが固定用突起FKPにかかり、両固定用部 材がストッパとして機能し、さらに、固定用爪CLが折 り曲げられ、爪穴CLHに挿入されて、シールドケース SHDにより中間フレームMFRと下側ケースLCAが 固定され、モジュール全体が一体となってしっかりと保 持され、他の固定用部材が不要である。従って、組立が 容易で製造コストを低減できる。また、機械的強度が大 きく、耐振動衝撃性を向上でき、装置の信頼性を向上で きる。また、固定用爪CLと固定用フックFKは取り外 · しが容易なため(固定用爪C Lの折り曲げを延ばし、固 定用フックFKを外すだけ)、3部材の分解・組立が容 易なので、修理が容易で、バックライトBLの交換も容 易である(バックライト交換などで外す率が大きい下側 ケースLCAの固定用フックFKの方が固定用爪CLよ り取り外し易くなっている)。なお、本モジュールでは 下側ケースLCAと中間フレームMFRは上記固定用部 材による取付けの他、それぞれ4個ずつ設けた下側ケー スLCAのねじ穴が設けられた貫通孔LHL(図34~ 図36参照)と中間フレームMFRのねじ穴MVH(図 28参照)とねじにより更にねじ止めされている。

【0092】COHは共通貫通穴である。共通貫通穴C OHは、このシールドケースSHDの他、表示パネルP NLの駆動回路基板PCB1、中間フレームMFRの駆 動回路基板PCB2、中間フレームMFR、下側ケース LCAに2個ずつ共通して (同じ平面位置に) 設けられ た貫通穴で、製造時、固定して立てたピンに下側ケース LCAから順に各共通貫通穴COHを挿入して各部品を 実装していくことにより、各部材・各部品の相対位置を 精度良く設定するためのものである。また、当該モジュ の共通貫通穴COHを位置決めの基準とすることができ

【0093】FGは金属性シールドケースSHDと一体 に形成された6個のフレームグランドで、シールドケー スSHDに開けられた「コ」の字状の開口、換言すれ ば、四角い開口部中に延びた細長い突起部により構成さ れる。この細長い突起部が、それぞれ装置内部へ向かう 方向に折り曲げられ、表示パネルPNLの駆動回路基板 PCB1のグランドラインが接続されたフレームグラン ドパッドFGP (図26) に半田付けにより接続された 構造になっている。

【0094】 《表示パネルPNLと駆動回路基板PCB 1》図26は、図16等に示した表示パネルPNLに駆 動回路を実装した状態を示す上面図である。

【0095】CHIは表示パネルPNLを駆動させる駆 動ICチップ(下側の3個は垂直走査回路側の駆動IC チップ、左右の6個ずつは映像信号駆動回路側の駆動 I Cチップ) である。 TCPは図21、図22で説明した ように駆動用 I CチップCH I がテープ オートメイテ ィド ボンディング法 (TAB) により実装されたテー プキャリアパッケージ、PCB1はそれぞれTCPやコ ンデンサCDS等が実装されたPCB(プリンテッド サーキット ボード) から成る駆動回路基板で、3つに 分割されている。FGPはフレームグランドパッドであ る。FCは下側の駆動回路基板PCB1と左側の駆動回 路基板PCB1、および下側の駆動回路基板PCB1と 右側の駆動回路基板PCB1とを電気的に接続するフラ ットケーブルである。フラットケーブルFCとしては図 に示すように、複数のリード線(りん青銅の素材にSn 鍍金を施したもの) をストライプ状のポリエチレン層と ポリビニルアルコール層とでサンドイッチして支持した ものを使用する。

【0096】《駆動回路基板PCB1》駆動回路基板P CB1は、図26に示すように、3個に分割され、表示 パネルPNLの回りに「コ」字状に配置され、2個のフ ラットケーブルFCによってそれぞれ電気的、機械的に 接続されている。駆動回路基板PCB1は分割されてい るので、表示パネルPNLと駆動回路基板PCB1との 熱膨張率の差により駆動回路基板PCB1の長軸方向に 40 生じる応力 (ストレス) がフラットケーブルFCの箇所 で吸収され、接続強度が弱いテープキャリアパッケージ TCPテープの出力リード(図21、図22のTTM) と表示パネルの外部接続端子DTM (GTM) の剥がれ が防止でき、熱に対するモジュールの信頼性を向上でき る。このような基板の分割方式は、更に、1枚の「コ」 の字状基板に比べて、それぞれが矩形上の単純な形状で あるので1枚の基板材料から多数枚の基板PCB1が取 得できプリント基板材料の利用率が高くなり、部品・材 料費が低減できる(本実施例の場合は約50%に低減) ールMDLをパソコン等の応用製品に実装するとき、こ 50 効果が有る。なお、駆動回路基板PCB1は、PCBの

代わりに柔軟なFPC (フレキシブル プリンティド サーキット)を使用すると、FPCはたわむのでリード剥がれ防止効果をいっそう高めることができる。また、分割しない一体型の「コ」の字状のPCBを用いることもでき、その場合は工数の低減、部品点数削減による製造工程管理の単純化、PCB間接続ケーブルの廃止による信頼性向上に効果が有る。

【0097】3個に分割された各駆動回路基板PCB1 の各グランドラインに接続されたフレームグランドパッ ドFGPは、図26に示すように、各基板毎に2個ずつ 10 合計6個設けてある。駆動回路基板PCB1が複数に分 割されている場合、直流的には駆動回路基板のうち少な くとも 1ヶ所がフレームグランドに接続されていれば、 電気的な問題は起きないが、高周波領域ではその箇所が 少ないと、各駆動回路基板の特性インピーダンスの違い 等により電気信号の反射、グランドラインの電位が振ら れる等が原因で、EMI (エレクトロ マグネティック インタフィアレンス) を引き起こす不要な輻射電波の発 生ポテンシャルが高くなる。特に、薄膜トランジスタを 用いたモジュールMDLでは、高速のクロックを用いる ので、EMI対策が難しい。これを防止するために、複 数に分割された各駆動回路基板PCB1毎に少なくとも 1ヶ所、本実施例では2ヶ所でグランド配線(交流接地 電位)をインピーダンスが十分に低い共通のフレーム (すなわち、シールドケースSHD) に接続する。これ により、高周波領域におけるグランドラインが強化され るので、全体で1ヶ所だけシールドケースSHDに接続 した場合と比較すると、本実施例の6ヶ所の場合は輻射 の電界強度で5dB以上の改善が見られた。

【0098】シールドケースSHDのフレームグランド 30 FGは、金属の細長い突起部で構成され、折り曲げることにより容易に表示パネルPNLのフレームグランドパッドFGPに接続でき、接続用の特別のワイヤ(リード線)が不要である。また、フレームグランドFGを介してシールドケースSHDと駆動回路基板PCB1とを機械的にも接続できるので、駆動回路基板PCB1の機械的強度も向上できる。

【0099】《中間フレームMFR》図27は、中間フレームMFRの上面図、前側面図、後側面図、右側面図、左側面図、左側面図、左側面図、左側面図、図28は、中間フレームMFRの上面側から見た斜視図である。

【0100】中間フレームMFRは駆動回路基板PCB 1と一体に構成された液晶表示部LCD、光拡散板SP B、L字形の駆動回路基板PCB2の保持部材である。 【0101】BLWはバックライトBLの光を液晶表示 部LCDへ取り込むためのバックライト光取り入れ窓 で、ここに光拡散板SPBが載置・保持される。SPB Sは、光拡散板SPBの保持部である。RDWは放熱 穴、CWは外部と接続されるコネクタ用の切欠きであ る。MVHは4個のねじ穴であり、このねじ穴MVHと下側ケースLCAの貫通穴LHL(図34~図36参照)を介して図示しないねじにより下側ケースLCAと中間フレームMFRとが固定される。CLHはシールドケースSHDの固定用爪CLが挿入される固定用爪穴である(図27の各側面図、図29参照)。2HLは駆動回路基板PCB2(図30参照)の固定用穴で、ナイロンリベット等の止め具が挿入される。L字形の駆動回路基板PCB2は図27の中間フレームMFRの上面図の右および下の縁のL字領域に配置される。なお、中間フレームMFRは、バックライト支持体BLS、下側ケースLCAと同じ白色の合成樹脂により形成されている。また、中間フレームMFRは、合成樹脂で作られているので、駆動回路基板PCB1および駆動回路基板PCB2の絶縁上有利である。

【0102】《光拡散板SPB》光拡散板SPB (図2 3参照)は、中間フレームMFRのバックライト光取り 入れ窓BLWの四方の周縁部に設けられた保持部SPB S(図27、図29参照。中間フレームMFRの上面よ り低い) 上で保持される。光拡散板SPBを保持部SP BS上に載置すると、光拡散板SPBの上面と中間フレ ームMFRの上面とは同一平面になる。 光拡散板SPB の上には、駆動回路基板PCB1と一体となった液晶表 示部LCDが載置される。液晶表示部LCDと光拡散板 SPBとの間には、液晶表示部LCDの下面の四方の緑 周囲に配置された4本のゴムスペーサ(図示省略。《シ ールドケースSHD》の説明の欄参照)が介在し、液晶 表示部LCDと光拡散板SPBとの間がこれらのゴムス ペーサにより密閉されている。すなわち、光拡散板SP Bは中間フレームMFR (枠体)・上に載置され、光拡散 板SPBの上面は、液晶表示部LCDによって覆われ、 かつ、液晶表示部LCDと光拡散板SPBとの間隙はゴ ムスペーサによって完全に密閉されている(光拡散板S PBと液晶表示部LCDとを中間フレームMFRを用い てバックライト部と独立に一体化・固定化した)。従っ て、液晶表示部LCDと光拡散板SPBとの間に異物が 侵入したり、表示領域以外に静電気等により付着してい た異物が表示領域に移動したりして表示品質が低下する 問題を抑制できる。なお、光拡散板SPBは光拡散シー 40 トと比較して厚いので、光拡散板SPB下面側の異物の 存在は目立たない。また、光拡散板SPBの下面側に存 在する異物は、液晶表示部LCDから違いので、焦点を 結びにくく、像が拡散してしまうので、ほとんど問題と ならない。さらに、光拡散板SPBと液晶表示部LCD とを順に中間フレームMFRに保持させる構成なので、 組立性も良い。

【0103】《駆動回路基板PCB2》図30は、駆動回路基板PCB2の下面図である。中間フレームMFR に保持・収納される液晶表示部LCDの駆動回路基板P 50 CB2は、図30に示すように、L字形をしており、I

C、コンデンサ、抵抗等の電子部品が搭載されている。 この駆動回路基板PCB2には、1つの電圧源から複数 の分圧した安定化された電圧源を得るための電源回路 や、ホスト (上位演算処理装置) からのCRT (陰極線 管)用の情報をTFT液晶表示装置用の情報に変換する 回路を含む回路が搭載されている。CJは外部と接続さ れる図示しないコネクタが接続されるコネクタ接続部で ある。なお、駆動回路基板PCB2と駆動回路基板PC B1とは、図31に示すように、フラットケーブルFC により電気的に接続される(詳細後述)。また、駆動回 10 成されている(《下側ケース》の説明の欄参照)。な 路基板PCB2とインバータ回路基板 I PCBとは、駆 動回路基板PCB2のバックライト接続部BC2および インバータ回路基板 I PCBのバックライト接続部BC Iに接続される図示しないバックライトコネクタおよび バックライトケーブルにより、中間フレームMFRに設 けたコネクタ穴 CHL (図27~図29参照)を介して 電気的に接続される。

【0104】《駆動回路基板PCB1と駆動回路基板P CB2との電気的接続》図31は、液晶表示部LCDの 駆動回路基板PCB1(上面が見える)と中間フレーム 20 MFRの駆動回路基板PCB2(下面が見える)との接 **続状態を示す上面図である。**

【0105】液晶表示部LCDと駆動回路基板PCB2 とは折り曲げ可能なフラットケーブルFCにより電気的 に接続されている。この状態で動作チェックを行うこと ができる。駆動回路基板PCB2は、フラットケーブル FCを180°折り曲げることにより、液晶表示部LCD の下面側に重ねて配置され、中間フレームMFRの所定 の凹部に嵌合され、ナイロンリベット等の止め具等によ り固定され、その上に液晶表示部LCDと一体になった 30 駆動回路基板PCB1が載置・保持される。

【0106】《バックライト支持体BLS》図32は、 バックライト支持体BLSの上面図、後側面図、右側面 図、左側面図、図33は、バックライト支持体BLSの 上面側から見た斜視図である。

【0107】バックライト支持体BLSは、4本のバッ クライト(冷陰極螢光管) BL(図37、図23参照) を支持する。SPCは穴(空間)であり、バックライト 支持体BLSは枠体を成している。

【0108】 バックライト支持体BLSは、4本のバッ クライトBLを白色のシリコンゴムSG(図37、図3 9参照)を介して支持するようになっている。SSはバ ックライト支持部で、ここにシリコンゴムSGを介して 各バックライトBLの両端を支持するようになってい る。なお、シリコンゴムSGは、バックライトBLの点 燈領域内への異物侵入防止の役目もする。RHはバック ライトBLの両端に接続されたリード線LD(図37参 照)が通るリード線穴である。

【0109】SHLはバックライト支持体BLSに設け た4個の貫通穴で、下側ケースLCAのねじ穴LVHと 50 される。LHLは4個の貫通穴であり、この貫通穴LH

一致し、図示しないねじによって下側ケースLCAに固 定される。

【0110】SRMはバックライト支持体BLSの図3 2の左右両内側面に形成されたバックライトBL(4本 のバックライトBLのうち外側の2本のバックライトB L)のバックライト光反射部で、下側ケースLCAのバ ックライト光反射山RM (図34、図36参照) の上面 と同様にバックライトBLの光を液晶表示部LCDの方 に効率良く反射するための複数の平面の組み合せから構 お、バックライト支持体BLSは、中間フレームMF R、下側ケースLCAと同じ白色の合成樹脂により成型 により作られる。

【0111】《下側ケースLCA》図34は、下側ケー スLCAの上面図(反射側)、後側面図、右側面図、左 側面図、図35は、下側ケースLCAの下面図、図36 は、下側ケースLCAの上面側から見た斜視図、図38 は、下側ケースLCAの断面図 (図34の38-38切 断線における断面図)である。

【0112】下側ケースLCAは、バックライトBL、 バックライト支持体BLS、バックライトBL点燈用の インバータ回路基板 IPCBの保持部材 (バックライト 収納ケース)であり、バックライトBLのバックライト 光反射板を兼ねており、バックライトBLの光を最も効 率良く反射する色である白色の合成樹脂で1個の型で一 体成型することにより作られる。下側ケースLCAの上 面には、この下側ケースLCAと一体に形成された3本 のバックライト光反射山RMが形成され、バックライト BLのバックライト光反射面を構成している。3本のバ ックライト光反射山RMは、バックライトBLの光を液 晶表示部LCDの方に効率良く反射するための複数の平 面の組み合せから構成されている。すなわち、バックラ イト光反射山RMの断面形状は、図38の断面図に示す ように、バックライトBLの光を最も効率良く、反射す るように計算により求められた曲線の近似直線で構成さ れている。なお、バックライト光反射山RMの高さは、 反射光率を上げるため、バックライトBLの上面より高 くなっている (図39参照)。 このように、 バックライ トBLの収納ケースとバックライトBLのバックライト 光反射板とを一体の部材で構成したので、部品点数を少 なくでき、構造を簡略化でき、製造コストを低減でき る。従って、装置の耐振動衝撃性、耐熱衝撃性を向上で き、信頼性を向上できる。また、下側ケースLCAは、 合成樹脂で作られているので、インバータ回路基板 IP CBの絶縁上有利である。

【0113】なお、LVHは4個のねじ穴であり、この ねじ穴LVHとバックライト支持体BLSの貫通穴SH L(図32、図33参照)を介して図示しないねじによ りバックライト支持体BLSが下側ケースLCAに固定 Lと中間フレームMFRのねじ穴MVH (図28参照)を介して図示しないねじにより中間フレームMFRと下側ケースLCAとが固定される。IHLはナイロンリベット等の止め具が挿入されるインバータ回路基板 IPC Bの固定用穴、CWは外部と接続されるコネクタ用の切欠き、FKPはシールドケースSHDの固定用フックFKが嵌合する固定用突起である(図34の各側面図、図36参照)。

【0114】《バックライトBL》図37は、下側ケースLCAにバックライト支持体BLS、バックライトB 10 L、インバータ回路基板IPCBを搭載した状態を示す上面図、後側面図、右側面図、左側面図、図39は、図37の39-39切断線における断面図である。

【0115】バックライトBLは、液晶表示部LCDの真下に配置される直下型バックライトである。バックライトBLは、4本の冷陰極螢光管により構成され、バックライト支持体BLSにより支持され、バックライト支持体BLSを下側ケースLCAに図示しないねじを用いバックライト支持体BLSの貫通穴SHLおよび下側ケースLCAのねじ穴LVHを介して固定することによりバックライト収納ケースである下側ケースLCAに保持される。

【0116】ECLは冷陰極管の封止傾(螢光体を管の内表面に塗布したり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いて真空にしたり、ガスを引いている。図37に示すように、並んで配置された4本のバックライトBLの対止関ECLが左右交互(図37では上下交互)に配置されている(千鳥配置)。これにより、螢光管における留光体塗布に起因して生じる表示画面の色温度の左右傾斜(封止側の方が色温度が高い)を目立たなくでき、表の示品質を向上できる。

【0117】《インバータ回路基板 IPCB》 インバー 夕回路 I PCBは、4本のバックライトBLの点燈用回 路基板で、図37に示すように、下側ケースLCAに載 置され、下側ケースLCAの固定用穴 I HL (図34~ 図36参照)を介して図示しないナイロンリベット等の 止め具によって固定される。インバータ回路 I PC B上 には2個のトランスTF1、TF2や、コンデンサ、コ イル、抵抗等の電子部品が搭載されている。なお、熱源 となるインバータ回路基板IPCBは、装置の上部側 (図37では、上面図の左側に示す) に配置されるの で、放熱性が良い。また、インバータ回路基板IPCB は装置の上部側に配置され、L字形の駆動回路基板PC B2は装置の下部側および左側 (図27の中間フレーム MFRの上面図の右および下の縁のL字領域)に配置さ れ、熱源となるインバータ回路基板 I PCBと駆動回路 基板PCB2とは、放熱性の点とモジュール全体の厚さ を薄くする点から上下に重ならないように配置されてい

【0118】 《バックライトBL、バックライト支持体 50

24

BLS、インバータ回路基板IPCB》バックライト支 持体BLSに、それぞれ両端にリード線LD(図37参 照)が付いた4本のバックライトBLを嵌め込んだ後、 (バックライト支持体BLSとインバータ回路基板 I P CBを下側ケースLCAに収納・固定する前に)各バッ クライトBLのリード線LDをインバータ回路基板IP CBに半田付けする。これにより、バックライトBLと バックライト支持体BLSとインバータ回路基板IPC Bとで1個のユニットが構成される(図23、図37参 照)。この状態でバックライトBLの点燈試験が可能で ある。従来は、バックライトとインバータ回路基板とを バックライト収納ケースにそれぞれ固定した後、バック ライトのリード線をインバータ回路基板に半田付けする 構成だったので、半田付けのためのスペースが非常に狭 く、作業性が悪かったが、本モジュールでは、バックラ イトBLおよびインバータ回路基板 I PCBを下側ケー スLCAに固定する前に、バックライトBLがバックラ イト支持体BLSに支持された状態でバックライトBL のリード線LDをインバータ回路基板IPCBに半田付 けできるので、作業性が良い。また、不良部品が生じた 場合の部品交換も容易である。点燈試験が終了したら、 図37に示すように、インバータ回路基板 I PCBをナ イロンリベット等の止め具を用いて下側ケースLCAの 固定用穴 I HLを介して固定し、バックライト支持体B LSを図示しないねじにより4個の貫通穴SHLとねじ 穴LVH (図36、図34参照) を介して下側ケースし CAに固定する。

【0119】また、従来は、冷陰極管を6本とインバータ回路基板2個を用い、(それぞれ2個のトランスを有する)インバータ回路基板1個当たり冷陰極管3本ずつを点燈させる構成で、2個のインバータ回路基板がバックライト収納ケース内のバックライトの上下両側(図37で言えば下側ケースLCAの上面図の左右)に配置されていたため、バックライト部全体の寸法が大きくなり、また、熱源である2個のインバータ回路基板が上下両側に配置されるため、放熱性の点で問題があった。しかし、本装置では、インバータ回路基板IPCBが1個だけなので、バックライト部全体の寸法を小さくできると共に、放熱性も良い。また、本装置では、インバータ回路基板IPCBは、装置の上部側(図37では、上面図の左側に示す)に配置されているので、放熱性が良い。

[0120]

40

【発明の効果】以上説明したように、本発明の実施例によれば、液晶表示部と光拡散板を上下に重ねて収納する枠体を有し、かつ、液晶表示部と光拡散板との間が密閉されているので、液晶表示装置の組み立て後、液晶表示部と光拡散板との間の異物の侵入を防止できるので、表示品質を向上できる。

【図面の簡単な説明】

【図1】この発明を適用したアクティブ・マトリックス 方式のカラー液晶表示装置の液晶表示部の一画素とその 周辺を示す要部平面図である。

【図2】図1の2-2切断線における1画素とその周辺を示す断面図である。

【図3】図1の3-3切断線における付加容量Caddの断面図である。

【図4】図1に示す画素を複数配置した液晶表示部の要部平面図である。

【図5】図1に示す画素の層g2,ASのみを描いた平 10 面図である。

【図6】図1に示す画案の層 d 1, d 2, d 3のみを描いた平面図である。

【図7】図1に示す画素の画素電極層、遮光膜およびカラーフィルタ層のみを描いた平面図である。

【図8】図6に示す画素配列の画素電極層、遮光膜およびカラーフィルタ層のみを描いた要部平面図である。

【図9】ゲート端子GTMとゲート配線GLの接続部近辺を示す平面と断面の図である。

【図10】ドレイン端子DTMと映像信号線DLとの接 20 続部付近を示す平面と断面の図である。

【図11】アクティブ・マトリックス方式のカラー液晶 表示装置の液晶表示部を示す等価回路図である。

【図12】図1に示す画素の等価回路図である。

【図13】基板SUB1側の工程A~Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図14】基板SUB1側の工程D〜Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図15】基板SUB1側の工程G~Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである

【図16】表示パネルのマトリクス周辺部の構成を説明 するための平面図である。

【図17】図16の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。

【図18】上下基板の電気的接続部を含む表示パネルの 角部の拡大平面図である。

【図19】マトリクスの画素部を中央に、両側にパネル 40 角付近と映像信号端子部付近を示す断面図である。

【図20】左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

【図21】駆動回路を構成する集積回路チップCHIが フレキシブル配線基板に搭載されたテープキャリアパッ ケージTCPの断面構造を示す図である。

【図22】テープキャリアバッケージTCPを液晶表示 パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。 26

【図23】液晶表示モジュールの分解斜視図である。

【図24】液晶表示モジュールのシールドケースの上面図、前側面図、後側面図、右側面図、左側面図である。

【図25】シールドケースの上面側から見た斜視図である。

【図26】液晶表示パネルに周辺の駆動回路を実装した 状態を示す上面図である。

【図27】中間フレームの上面図、前側面図、後側面図、右側面図、左側面図である。

10 【図28】中間フレームの下面図である。

【図29】中間フレームの上面側から見た斜視図である。

【図30】中間フレームに搭載される駆動回路基板の下 面図である。

【図31】液晶表示部の駆動回路基板(上面が見える)と中間フレームの駆動回路基板(下面が見える)との接続状態を示す上面図である。

【図32】バックライト支持体の上面図、後側面図、右側面図、左側面図である。

20 【図33】バックライト支持体の上面側から見た斜視図 である。

【図34】下側ケースの上面図(反射側)、後側面図、 右側面図、左側面図である。

【図35】下側ケースの下面図である。

【図36】下側ケースの上面側から見た斜視図である。

【図37】下側ケースにバックライト支持体、バックライト、インバータ回路基板を搭載した状態を示す上面図、後側面図、右側面図、左側面図である。

【図38】下側ケースの断面図(図34の38-38切 30 断線における断面図)である。

【図39】図37の39-39切断線における断面図である。

【符号の説明】

SUB…透明ガラス基板、GL…走査信号線、DL…映 像信号線

G I …絶縁膜、GT…ゲート電極、AS… i 型半導体層 SD…ソース電極またはドレイン電極、PSV…保護 膜、BM…遮光膜

LC…液晶、TFT…薄膜トランジスタ、ITO…透明 の素電極


g、d…導電膜、Cadd…保持容量素子、AOF…陽極酸化膜


AO…陽極酸化マスク、GTM…ゲート端子、DTM… ドレイン端子


SHD…シールドケース、PNL…液晶表示パネル、S PB…光拡散板、


MFR…中間フレーム、BL…バックライト、BLS… バックライト支持体、

LCA…下側ケース、RM…バックライト光反射山。












【図11】




【図14】




【図13】




【図15】




【図16】





【図17】




【図18】











【図26】


【図27】








【図28】

【図29】












【図34】



【図35】



【図36】



【図37】

